温馨提醒:关于各门课程,请点击进入信电系本科教学网站进一步学习!
温馨提醒:关于课程教师的课程教学辅助资料,请点击进入浙江大学教师个人主页网站相关教师的网络存储区域!

课程简介
(一)中文简介:
    本课程是信电系为《数字系统设计 II 》开设的专业基础实验课, 本课程通过基于 FPGA 的 多周期 32 位 MIPS 微处理器和流水线 32 位 MIPS 微处理器 的综合设计 , 并在 XUPV2P 硬件开发平台上 实现,引导学生设计、实现、调试 32 位 MIPS CPU 硬件系统和指令系统,并对设计的 CPU 性能进行测量和评价。强化学生的数字系统的软、硬件设计方法。
 
(二)英文简介
    The lab is the core course offered for the course of Digital System Design Ⅱ . The course introduces the design and implementation of 32-bit multi-cycle microprocessor and 32-bit pipeline microprocessor on the hardware platform of XUPV2P, guiding the students how to design, implement and debug the hardware system and instruction sets of the MIPS CPU which is compatible with 32bits RISC instructions, and to test and evaluate the performance of the CPU. The aim of the course is to strengthen the design ability of hardware and software system.
 
学分: 0.5 周学时 2
面向对象:本科生
预修课程要求:数字系统设计 I 、数字系统设计 II 、数字系统设计实验 I

数字系统设计实验 II 111C0150